Meine Idee: (Vielleicht kann ja der eine oder andere diese Idee für seine eigenen Projekte aufgreifen...)
Meine Überlegung gehen ja dahin, 16 OP's zu benutzen, bei denen der eigentliche CPU-Fresser -die einzelnen Rampengeneratoren- in einer einzigen Struktur berechnet werden und Ihre Ergebnisse wie auch die Steuerparameter in einem Array abgelegt werden. Ich verspreche mir davon eine geringere Last, wenn dabei die vielen Transferbefehle zwischen den einzelnen Macro-Ebenen wegfallen.
Dh. für wesentliche Berechnungen bekommen die einzenem Macros nur noch den entsprechenden OBC und greifen dann auf ihre Bereiche zu.
(Eigentlich lässt sich soetwas ab dieser Ebene besser mit textuellen Programmierung (Script) umsetzen. Manko sind die fehlenden Kontrollstrukturen zur Ablaufsteuerungen zb Bedingungs-Blöcke, Schleifen, direkte & indirekte Indizierung auf Module etc. einer der momentanen graphischen Umsetzung mit Core)
Weitere Idee:
Die Sin-Funktion wird evtl noch als linear interpolierende Tabelle dargestellt, dh. man könnte das evtl zu einer mehrfachen Wavetable erweitern. Zugriffe auf solche Tabellen brauchen zwar entsprechenden Speicher, sind dafür aber relativ schnell. Bei ausreichnd vielen Stützpunkten wird der Interpolationsfehler eigentlich vernachlässigbar.
Das und der geplante Systembus führen dann (hoffentlich
noch in diesem Leben) zu einem gekapselten Core-Synth, der nur noch ein paar Primary für die GUI benötigt -das ist dann wie eine FM-Quietschkommode in nur einem einzigen Chip.... der von aussen nur über seine Register angesprochen wird.Gruss
Peter
