Deutsches Reaktor Forum

mal ne core-anfänger-frage:
kann man die werteübertragung von einem sample rate clock bus mit irgendeinem modul unterbrechen?
bevor es zu verwirrungen kommt:
ich speise ein modul mit der sr.c. und will auf ein gate event hin, diese verbindung unterbrechen - geht das?

Ja, das geht.
Prinzipiell sogar sehr einfach. Allerdings gibt es - wie immer - ein paar Tücken:
1. Wie wird das Ganze initialisiert ?
2. Wie wird es terminiert ?
3. und am tückischsten: Ist das Gate-Event GLEICHZEITIG mit dem SR.C-Impuls ? Ja oder nein ? Muß es vielleicht synchronisiert werden ?
Hier das (unsynchronisierte) Prinzip - sollte im Normalfall reichen.
0 und 1 können - bei Korrektur des Compare-Moduls - selbstverständlich vertauscht werden. Auch ein Event-Merger vor dem Ausgang ergibt Sinn.
Viele Grüße, Gerald.

korrekt, werde ich mir gleich mal anschauen...
muchas gracias