mal ne core-anfänger-frage:
kann man die werteübertragung von einem sample rate clock bus mit irgendeinem modul unterbrechen?
bevor es zu verwirrungen kommt:
ich speise ein modul mit der sr.c. und will auf ein gate event hin, diese verbindung unterbrechen - geht das?
Sample Rate Clock unterbrechen?
Moderator: herw
-
toxonic
- synth professor
- Beiträge: 322
- Registriert: 2. Januar 2007, 20:46
- Wohnort: Stuttgart
- Kontaktdaten:
-
krümelmonster
- synthesist
- Beiträge: 90
- Registriert: 6. März 2010, 18:18
Ja, das geht.
Prinzipiell sogar sehr einfach. Allerdings gibt es - wie immer - ein paar Tücken:
1. Wie wird das Ganze initialisiert ?
2. Wie wird es terminiert ?
3. und am tückischsten: Ist das Gate-Event GLEICHZEITIG mit dem SR.C-Impuls ? Ja oder nein ? Muß es vielleicht synchronisiert werden ?
Hier das (unsynchronisierte) Prinzip - sollte im Normalfall reichen.
0 und 1 können - bei Korrektur des Compare-Moduls - selbstverständlich vertauscht werden. Auch ein Event-Merger vor dem Ausgang ergibt Sinn.
Viele Grüße, Gerald.
Prinzipiell sogar sehr einfach. Allerdings gibt es - wie immer - ein paar Tücken:
1. Wie wird das Ganze initialisiert ?
2. Wie wird es terminiert ?
3. und am tückischsten: Ist das Gate-Event GLEICHZEITIG mit dem SR.C-Impuls ? Ja oder nein ? Muß es vielleicht synchronisiert werden ?
Hier das (unsynchronisierte) Prinzip - sollte im Normalfall reichen.
0 und 1 können - bei Korrektur des Compare-Moduls - selbstverständlich vertauscht werden. Auch ein Event-Merger vor dem Ausgang ergibt Sinn.
Viele Grüße, Gerald.
Du hast keine ausreichende Berechtigung, um die Dateianhänge dieses Beitrags anzusehen.
-
toxonic
- synth professor
- Beiträge: 322
- Registriert: 2. Januar 2007, 20:46
- Wohnort: Stuttgart
- Kontaktdaten:
